芯片EDA教程聚合

Cadence 教程B:版图,DRC,抽取和LVS检验,为MSU VLSI项目而准备。Cadence Tutorial B: Layout, DRC, Extraction, and LVS
Created for the MSU VLSI program by Professor A. Mason and the AMSaC lab group.

CMOS模拟设计电路流程

初识数字IC芯片验证

SOC芯片数模混合设计仿真验证方法(b站视频)

搞定锁相环以及VCO设计

irun User Guide

版图笔记(6)

Cadence Spectre画反相器并做前后仿真操作流程(b站视频,文档

Virtuoso® Analog Design Environment User Guide

Spectre/Virtuoso/Calibre工具使用介绍

本文介绍cadence软件的入门学习,原理图的创建、仿真,画版图和后仿真等一全套过程,本教程适合与初学着,讲到尽量的详细和简单,按照给出的步骤可以完全的从头到尾走一遍,本教程一最简单的反相器为例。

 数模混合仿真实例(数字verilog作为顶层)VCS+XA

数字IC/FPGA设计基础_竞争与冒险

【数字IC验证快速入门】3、数字IC设计全流程介绍

逻辑综合工具Design Compiler使用教程

Design Compiler User Guide - (PDF)

To perform a functional simulation of a VHDL design with command-line commands

[资料] encounter后端设计教程,写的非常详细,看完估计就能入门了 [复制链接]

综合与Design Compiler - IC智库/微电子/半导体/集成电路/芯片

cadence IC系列使用(2)原理图

[求助] IC617如何添加新的layer?【已解决】

Tcl与Design Compiler (三)——DC综合的流程

Synopsys Synplify Support

IC设计部门划分黑话:

一般我们把这么叫不同设计的部门
RTL,functional verification -- frontend
APR,STA,IRdrop,DRC/LVS -- backend
用virtuoso,laker画版图 -- layout
standard cell,memory -- circuit design
PLL,ADC,DAC -- mix signal
RF -- RF design
DFT -- 有时算FE,也有公司把它算BE

DC综合库(时序库)和DC的设计对象

综合与 Design Compiler

发表评论