The Designer’s Guide Community
Cadence Design Framework II SKILL Functions Reference
SOC芯片数模混合设计仿真验证方法(b站视频)
第9课:skill中对文件的操作方法详解——简单SKILL小功能的实现
Cadence Spectre画反相器并做前后仿真操作流程(b站视频,文档)
Virtuoso® Analog Design Environment User Guide
Spectre/Virtuoso/Calibre工具使用介绍
本文介绍cadence软件的入门学习,原理图的创建、仿真,画版图和后仿真等一全套过程,本教程适合与初学着,讲到尽量的详细和简单,按照给出的步骤可以完全的从头到尾走一遍,本教程一最简单的反相器为例。
Design Compiler User Guide – (PDF)
To perform a functional simulation of a VHDL design with command-line commands
综合与Design Compiler – IC智库/微电子/半导体/集成电路/芯片
Tcl与Design Compiler (三)——DC综合的流程
一般我们把这么叫不同设计的部门 RTL,functional verification — frontend APR,STA,IRdrop,DRC/LVS — backend 用virtuoso,laker画版图 — layout standard cell,memory — circuit design PLL,ADC,DAC — mix signal RF — RF design DFT — 有时算FE,也有公司把它算BE |
数模混合电路设计流程,附文档有
Astro Timing Driven流程 (上海复旦微电子股份有限公司)
Built-In Self-Test (BIST) Methods for MEMS: A Review
数字IC库描述:物理库.db .lef milkway的关系
Cadence Virtuoso IC617从原理图建立器件和生成版图
(原創) timing中的slack是什麼意思? (SOC) (Quartus II)
Virtuoso® Layout Suite XL User Guide
用SpectreVerilog 进行模数混仿,以Sigma-Delta ADC 为例
Cadence数模混合仿真流程_virtuoso~晓晓-程序员宅基地
Verilog-AMS Language Reference Manual(veriloga)官方
Tcl与Design Compiler (五)——综合库(时序库)和DC的设计对象
Local Optimization in Cadence Virtuoso ADE XL with Global Variables: Voltage Divider
Cadence IC615 Virtuoso Tutorial 15: Monte Carlo Analysis in Cadence
附文档:
链接:https://pan.baidu.com/s/16eRXuXHXiaK3feg3CHQqTQ?pwd=70q6
提取码:70q6
–来自百度网盘超级会员V5的分享