芯片EDA教程聚合

Cadence 入门教程

Cadence 教程B：版图，DRC，抽取和LVS检验，为MSU VLSI项目而准备。Cadence Tutorial B: Layout, DRC, Extraction, and LVS
Created for the MSU VLSI program by Professor A. Mason and the AMSaC lab group.

03集成电路版图基础-CMOS版图

CMOS模拟设计电路流程

回馈坛友，分享目前正在使用的几个skill脚本 

The Designer's Guide Community

Cadence Design Framework II SKILL Functions Reference

《版图笔记》分享

初识数字IC芯片验证

SOC芯片数模混合设计仿真验证方法(b站视频)

搞定锁相环以及VCO设计

利用 Spectre 生成 Gmid 数据库

使用spectre做Noise分析

ocean脚本实现corner仿真（1）

irun User Guide

Cadence SKILL语言学习历程全记录

第9课：skill中对文件的操作方法详解——简单SKILL小功能的实现

版图笔记（6）

Cadence Spectre画反相器并做前后仿真操作流程（b站视频，文档）

Virtuoso® Analog Design Environment User Guide

Spectre/Virtuoso/Calibre工具使用介绍

本文介绍cadence软件的入门学习，原理图的创建、仿真，画版图和后仿真等一全套过程，本教程适合与初学着，讲到尽量的详细和简单，按照给出的步骤可以完全的从头到尾走一遍，本教程一最简单的反相器为例。

 数模混合仿真实例（数字verilog作为顶层）VCS+XA

数字IC/FPGA设计基础_竞争与冒险

【数字IC验证快速入门】3、数字IC设计全流程介绍

逻辑综合工具Design Compiler使用教程

Design Compiler User Guide - （PDF）

To perform a functional simulation of a VHDL design with command-line commands

[资料] encounter后端设计教程,写的非常详细，看完估计就能入门了 [复制链接]

综合与Design Compiler - IC智库/微电子/半导体/集成电路/芯片

cadence IC系列使用（2）原理图

[求助] IC617如何添加新的layer？【已解决】

Tcl与Design Compiler （三）——DC综合的流程

Synopsys Synplify Support

IC设计部门划分黑话：

一般我们把这么叫不同设计的部门 RTL，functional verification -- frontend APR，STA，IRdrop，DRC/LVS -- backend 用virtuoso，laker画版图 -- layout standard cell，memory -- circuit design PLL，ADC，DAC -- mix signal RF -- RF design DFT -- 有时算FE，也有公司把它算BE

DC综合库（时序库）和DC的设计对象

综合与 Design Compiler

数模混合电路设计流程，附文档有

Astro Timing Driven流程 (上海复旦微电子股份有限公司)

Built-In Self-Test (BIST) Methods for MEMS: A Review

 产生Milkyway参考库 

Calibre 中文教程(我所有的Calibre 资料了）

calibre中文教程(实际上是一个英文的ppt)

带隙基准电路典型结构仿真（一）【芯片天地】

带隙基准（BG）的基本原理与结构

数字IC库描述：物理库.db .lef milkway的关系

数字设计流程中常用文件及格式介绍

集成电路版图设计基础（7个基础要点）

版图设计实践 实验指导书

Cadence Virtuoso IC617从原理图建立器件和生成版图

(原創) timing中的slack是什麼意思? (SOC) (Quartus II)

Spectre 仿真环境下的 LDO 前端仿真设计

Virtuoso® Layout Suite XL User Guide

用SpectreVerilog 进行模数混仿，以Sigma-Delta ADC 为例

Cadence数模混合仿真流程_virtuoso~晓晓-程序员宅基地

Verilog-AMS Language Reference Manual（veriloga）官方

Smic 018 标准单元库下载

Tcl与Design Compiler （五）——综合库（时序库）和DC的设计对象

Local Optimization in Cadence Virtuoso ADE XL with Global Variables: Voltage Divider

ICC使用教程.pdf

ICC 学习notes：IC Compiler is for place and route and it is used after synthesis which can be done with Synopsys DC
compiler or Power compiler. IC Compiler goes through the following steps and its outputs go to tapeout.

ICC布局规划

Cadence IC615 Virtuoso Tutorial 15: Monte Carlo Analysis in Cadence

附文档：

链接：https://pan.baidu.com/s/16eRXuXHXiaK3feg3CHQqTQ?pwd=70q6
提取码：70q6
--来自百度网盘超级会员V5的分享