芯片

转载：大型科普（三）为什么28nm光刻机上多曝也无法做到7nm？

https://new.qq.com/rain/a/20230909A000VT00 接上一篇内容，前两个问题谓28nm光刻机是什么？如何定义？和决定光刻机的最小精度有哪些因素？什么叫套刻精度？相关的内容已经都讲过了，今天开始聊第三个问题：晶体管的实际参数的定义和物理意义，以及相关的知识。第四个问题多曝工艺/SAQP四曝工艺的详细图解得下次再讲，主要是我虽然理解，但是我得找个会搞PS的人帮我做图， … 阅读更多

反相器标准单元设计

单MOS管的寄生参数提取 在/home/IC/Documents/jingying/CUMEC_PDK/CUMEC013_PDK_V0p5_Release_20220615/CUMEC130_PDK_OA_V0p5_20220615目录下进行本次设计。 建立反相器版图cell，p管为p1p5_lvs_sct长宽为1um*6um，n管为n1p5_lvs_sct长宽为1um*2um。根据模拟版图画反相 … 阅读更多

Spice语法及调用

转载：Spice语法及调用 常用的SPICE仿真软件为方便用户使用都提供了较好的用户界面，在用仿真库中的元器件连成原理图后就可以进行仿真（当然要设置必要的仿真参数），但实际上只是用原理图自动产生了SPICE的格式语句，还是要通过读取语句来进行仿真，这是历史的遗留问题。在当时的技术条件下，不能用图形方式输入电路结构，只能通过文本文件来描述，也就是所谓网表。SPICE软件的设计者规范了要进行仿真的电路 … 阅读更多

标准单元设计流程

第一节 《CMOS集成电路后端设计与实战》 本节书摘来自华章出版社《CMOS集成电路后端设计与实战》一 书中的第3章，第3.3节，作者：刘峰，更多章节内容可以访问云栖社区“华章计算机”公众号查看。 3.3　标准单元设计流程 标准单元的设计流程是实现标准单元建库工作的基本指导方针，只有在一套完善且系统的开发流程下逐步完成每个工作环节才能实现标准单元库的建立。一般情况下，可以按照以下六大步骤完成CMO … 阅读更多

记一次cadence仿真pss从不收敛到收敛

pss设置beat frequency 为10kHz，一开始仿真Vdd设置成5V，死活就是不收敛，将它改成3V，结果收敛了。 s1周期10us，rise time 10ns，fall time 10ns，pulse width 4.98us s2在s1的基础上延迟5us c1和s1相同。 tstab从1us改成2us 参考文档是《带有CDS的缓冲输出级电路完整分析》 采用的库是smic18。 两个 … 阅读更多

数字IC设计实操

一、Design Compiler综合 综合，在终端下输入dc 一般.synopsys_dc.setup 文件有三个：①一个在synopsys的安装目录下，这个文件最好不要动；②一个在用户目录下，这个文件没事也不要动他；③还有一个当前工作目录下，也就是启动DC的目录下（没有就需要自己创建），这个是要我们自己写的，这个想怎么动就怎么动。我们配置DC的启动环境，就是在启动的目录创建.synopsys_ … 阅读更多

What does the ADC SNR mean?

I hear again and again that an ADC’s ideal SNR is 6.02N+1.76 dB (excluding delta-sigma converters). At the beginning of my career, I had to take this scenario at face value, because there were a lot o … 阅读更多

非制冷读出电路关键问题汇总

1.Pipeline ADC校准 高速高精度流水线ADC是模拟集成电路的重要组成部分。由于制造工艺的原因，ADC中的采样电容宗师存在不匹配的问题，采样电容的不匹配会造成ADC的线性度变差，在频谱上表现为无杂散动态范围（SFDR,Spurious Free Dynamic range）变差。 调高SFDR的校准方法有动态电容匹配技术（DEM，dynamic element matching）技术，抖 … 阅读更多

锁相环的研究背景+模拟IC中的可变电容

本文摘抄于：《高性能小数分频模拟锁相环关键技术研究》 1.1 研究背景 随着信息技术的发展，人们的沟通交流变得越来越方便，同时集成电路技术的进步使得射频收发机集成度越来越高。射频收发机是无线通信设备中重要的元件，它可以接收和发射无线信号，频率综合器是收发机中的关键模块，它为信号的上变频和下变频提供本振信号，是基带信号和射频信号间的桥梁[1]。 频率综合器输出信号的纯度决定着收发机的性能，其功耗占整 … 阅读更多

锁相环(PLL)基本原理

摘要： 锁相环(PLL)电路存在于各种高频应用中，从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO)，以及矢量网络分析仪(VNA)中的超快开关频率合成器。本文将参考上述各种应用来介绍PLL电路的一些构建模块，以指导器件选择和每种不同应用内部的权衡考虑，这对新手和PLL专家均有帮助。本文参考ADI公司的ADF4xxx和HMCxxx系列PLL和压控振荡器(VCO)，并使用ADIsimPLL（ … 阅读更多

理解低压差稳压器(LDO)实现系统优化设计

低压差稳压器(LDO)看似简单，但可提供重要功能，例如将负载与不干净的电源隔离开来或者构建低噪声电源来为敏感电路供电。 本简短教程介绍了一些常用的LDO 相关术语，以及一些基本概念，如压差、裕量电压、静态电流、接地电流、关断电流、效率、直流输入电压和负载调整率、输入电压和负载瞬态响应、电源抑制比(PSRR)、输出噪声和精度。同时，为了方便理解，文中采用了示例和插图。 设计过程中通常到后期才会进行L … 阅读更多

ic验证工程师和模拟电路设计工程师有什么区别

IC验证工程师 岗位职责：1、仿真平台的搭建和维护，协助软件团队SDK开发和系统调试；2、根据需求定制验证计划，编写验证代码并调试，分析验证代码的覆盖率分析；3、负责模块及系统的前仿、后仿、功耗分析及时序分析，定位并报告Bug。岗位要求：1、电子信息及相关专业本科以上学历，可接受优秀应届生；2、熟悉Verilog硬件描述语言，有较强的验证经验，有项目完整的验证经验，能够进行代码、功能覆盖率分析；3 … 阅读更多

IP核再使用的十大注意事项

知识产权（IP）的再使用是设计组赢得迅速上市时间的主要策略，因为现在留给设计者完成诸如蜂窝电话和Internet路由器等热门IC设计的周期只有3个月。设计者还需面对这样一个严酷的现实，即IC的复杂度以每年55%的速率递增，而设计能力每年仅提高21%。     为系统设计者专门制作的再使用IP弥补了这方面的不足。再使用既为IP建立者，也为系统设计者提供一种共享Z佳IP核和主导模块 … 阅读更多