记一次cadence仿真pss从不收敛到收敛
pss设置beat frequency 为10kHz，一开始仿真Vdd设置成5V，死活就是不收敛，将它改成3V，结果收敛了。 s1周期10us，rise time 10ns，fall time 10ns，pulse width 4.98us s2在s1的基础上延迟5us c1和s1相同。 tstab从1us改成2us 参考文档是《带有CDS的缓冲输出级电路完整分析》 采用的库是smic18。 两个 ... 阅读更多
成一家之言
pss设置beat frequency 为10kHz，一开始仿真Vdd设置成5V，死活就是不收敛，将它改成3V，结果收敛了。 s1周期10us，rise time 10ns，fall time 10ns，pulse width 4.98us s2在s1的基础上延迟5us c1和s1相同。 tstab从1us改成2us 参考文档是《带有CDS的缓冲输出级电路完整分析》 采用的库是smic18。 两个 ... 阅读更多