欧菲博客

相信很多在现在看工艺厂的相关文档时，会看到有些图上面标有STI的注释，STI是英文 shallow trench isolation的简称，翻译过来为 浅槽隔离 工艺。 STI通常用于0.25um以下工艺，通过利用氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物，用于与硅隔离。 下面详细介绍一下浅槽隔离的步骤，主要包括：槽刻蚀、氧化物填充和氧化物平坦化。 槽刻蚀 隔离氧化层。硅表 … 阅读更多

现在犀利士 COMS工艺多采用的双阱工艺制作步骤主要表现为以下几个步骤： ■　N阱的形成 外延生长     *外延层已经进行了轻的P型掺杂 原氧化生长  这一氧化层主要是a)保护表面的外延层免受污染，b)阻止了在注入过程中对硅片过度损伤，c)作为氧化物层屏蔽层，有助于控制流放过程中杂质的注入深度 第一层掩膜 ，n阱注入 n阱注放（高能） 退火 退 … 阅读更多

半导体材料各自下游应用领域的重合度并不高，因此不同半导体材料之间并非代际迭代关系。而磷化铟作为第二代半导体材料，广泛应用于5G通信、数据中心、人工智能、无人驾驶、可穿戴设备等领域，重要性与日俱增。 半导体工艺 集成电路发展到今天，经历从1940年的PN结发现，到1950年BJT三极管发明，再到1963年CMOS电路发明。从单纯基于Si的半导体电路，再到GaAs,GaN，SiGe,InP等化合物半导 … 阅读更多

本期 ISSCC 论文解读有幸邀请到中科院半导体所的祁楠教授。 祁楠师兄博士毕业于清华大学微电子所，并随后在美国的高校、企业实验室工作，主要研究光通信电路和硅光电集成芯片，学术界和工业界的经验都非常丰富。 目前他的课题组跨光、电两个领域，主要围绕 CMOS 硅基光电集成、高速通信电路等芯片开展研究 ，并在包括固态电路领域的&nb … 阅读更多

转载自：https://www.mwrf.net/tech/tm/2012/7267.html#/ 随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。有资料表明在3GHz以上的系统中， … 阅读更多

来源 | 国融证券、驭势资本研究所 智库 | 云脑智库(CloudBrain-TT) 云圈 | 进“云脑智库微信群”,请加微信:15881101905,备注研究方向 文章大纲 1.半导体刻蚀：占比较高的关键晶圆制造步骤 刻蚀是半导体制造三大步骤之一 干法刻蚀优势显著，已成为主流刻蚀技术 刻蚀机主要分类：电容电感两种方式，优势互补 2.工艺 … 阅读更多

集成电路产业链通常可分为设计、制造和封装测试，其中集成电路制造在晶圆厂完成，属于重资本、技术密集型产业。 集成电路制造工艺复杂，其主要工艺流程包括氧化、清洗、涂胶、烘干、光刻、显影洗胶、刻蚀、去胶、离子注入、薄膜沉积、化学机械打磨、测试、检测等，其中部分工序需要循环进行数次至数十次，生产工序达近千道。 复杂的工艺导致晶圆处理设备昂贵、复杂且种类数量繁多。晶圆制造环节中的设备即晶圆处理设备占整个集成 … 阅读更多

DUV 3nm进展顺利，咱们采用了一种新的技术，可以这么认为叫做SADP+LELE。是一种混合了2者优势的技术，名字叫做：“自对准LELE技术”。专业术语也有：“SALELE”即：self-aligned LELE 技术。——————–关于大家担心的成本问题，如下：（这个成本计算是以最新的2021年标准化模式成本估 … 阅读更多

在即将于12月7日至11日在旧金山举行的国际电子器件会议（IEDM）上，Geoffrey Yeap将作题为“5nm CMOS Production Technology Platform Featuring Full-Fledged EUV and High-Mobility Channel FinFETs with Densest 0.021µm2 SRAM Cells for Mobile S … 阅读更多

转载：https://zhuanlan.zhihu.com/p/87673690#/ 本文由公众号半导体行业观察（ID：icbank）转载自[半导体百科]。 之前翻译的TSMC 5nm工艺总结 是Dick James发布在Semiconductor Digest上对台积电5nm制程的相关信息总结。从透露出来的信息来看，台积电将代替Intel，引领半导体制造行业的技术走向。James所提到 … 阅读更多

很多网友有一个严重的错觉：有了所谓28纳米浸没式光刻机，就可以通过多重曝光生产7纳米甚至5纳米芯片。 实际上二十年前，也就是2003年，ASML推出第一代浸没式DUV光刻机的时候，其目标是45纳米节点逻辑芯片。包括当年推出的浸没式DUV预生产型号TWINSCAN™ XT：1250i。 之后，ASML以大约2年一代的速度对浸没式DUV光刻机进行迭代，不断在光源、光学系统、套刻精度、温控等系统进行升级 … 阅读更多

来源：https://www.163.com/dy/article/ICDV4OG60553OSM3.html?spss=dy_author#/ 电视剧《我的中国芯》未播就火，在全网引起热烈的讨论–预告片里的女主壮志满腔的发出誓言： 我们要做就做50瓦的领先国际水平的激光器。 编辑切换为居中 一些自媒体在解读“50瓦也叫做国际领先”的时候，还把一些虚假的信息贴出来做比较，比如说“哈工大 … 阅读更多

来源：https://www.163.com/dy/article/I79H80420553OSM3.html#/ 上篇我们讨论了ASML的EUV光源发生器的性能提升，并且提到如果需要进一步提升EUV光刻曝光晶圆的效率，就需要进一步提升EUV光源。今天我们看一下ASML的EUV光源功率提升的新进展。 预脉冲技术：LPP EUV光源的核心概念 我们知道，ASML的LPP EUV光源，是通过40千瓦以 … 阅读更多